Semiconductor/공정

[반도체 공정] 웨이퍼(Wafer)-2

Zei 2021. 2. 16. 02:56

4. Wafer Preparation

 

웨이퍼는 잉곳을 Slicing 한 원판의 표면을 연마하여 만들어진다.

잉곳: Si 단결정 기둥

 

출처-http://www.mediadale.com/news/articleView.html?idxno=26621

 

1) 잉곳(Ingot) 제작법

- CZ(Czovhoralski) method

    Floating zone method

  두가지 방법이 있으며 Floating zone method가 더 고순도의 잉곳 제작이 가능하가 공정 비용으로 인해

   대표적으로 CZ(Czovhoralski) method가 사용된다.

  

 

CZ(Czovhoralski) method

: 크게 세 단계 Growing-> Shaping-> Polishing로 이루어진다.

 

1.Polysilicon Charging in Crucible

 

2.Polysilicon Melting(1400도)- 단결정 위해 매우 고온이 필요

 

3.Crystal Growth

 

  - Seed crystal: 자라는 방향 결정

    Seed crystal을 녹은 Poly Si 표면에 접촉시킨후 Rotating 하며 Pulling, Cooling을  반복하며 성장

    Rotate, Pulling 속도 따라 사이즈 정해지며 느릴수록 큼

 

4. Shaping

  - Flat -웨이퍼의 성장 방향, Wafer type 표시

    최근 300mm에는 가는 라인 뚫음 or 일련번호로 업체, type 등 식별

 

5. Wafer Slicing & Lapping

   - Flat grinding으로 기준점 잡아 Slicing

     Slicing 후 거친 표면 연마

 

5. Edge Grinding

   - Edge의 날카로움으로 다침, 들어갈 때 걸림

     Spin coating 시 날카로운 부분에 표면장력 작아 물질이 많이 쌓이게 되는 것 방지

 

6. Etching & Heat treatment

   - Damage 제거, Defect 최소화

 

7. Polishing & Cleaning

8. Inspection

9. Packaging

 

 

Floating zone method

출처-https://www.alineason.com/en/knowhow/crystal-growth/

 - 수직으로 매달려 회전하는 Poly Si를 국부적으로 가열한 Molten zone

    아래에서 올라온 Seed를  접촉한 후 Seed를 다시 아래로 내리며 성장

 - 상대적인 하강속도 비에 따라 사이즈 정해짐

 

 

 

5.Epi Wafer

: Source Gas를 1100-1200도의 고온에서 분해시켜 우수한 품질의 단결정 Layer를 성장시킨 Wafer

 

Epitaxy 공정

- CVD 주로 이용

 : Substrate 표면 위에서 Source Gas의 화학반응에 의하여 Si 원자가 표면 위에 흡착되고

   흡착된 원자가 표면 확산을 통하여 단결정 막을 형성

   - Temp 중요

  - Low cost, High Quality를 위해 제품의 Process에 적합한 Gas사용

  - Growth Rate은 Gas의 종류, 온도, Gas의 분압에 다르다.

 

- Dopant Gas

  : Silicon Source Gas와 함께 주입되어 Epi Layer의 전기적 성질을 부여

   - 종류와 Flow Rate에 따라 Epi Layer의 전기적 성질이 달라진다.

 

- H2 Baking 전처리

  Substrate위에 존재하는 Organic Contamination과 Native Oxide는 Epi defect을 형성하기 때문에 이를 제거한다.

 

-Reactor

 : Run당 Loading 되는 Wafer 수에 따른 분류 - Batch type, Single type

  구조에 따른 분류- Barrel Reactor

 

장점: Polished Wafer에 비해 High Quality Crystal (COP & Oxygen Precipitate Free)

        불순물 농도 쉽게 조절

    Device 종류에 따라 다양한 구조로 제작 가능

 

단점: 공정의 복잡성, 가격 상승

        평탄성 문제, Epi Defect, Pattern Shift and Washout

         Auto-Doping

               : Evaporation 된 Wafer의 뒷면, Edge의 Dopant Atoms이 Epi  Layer의 성장 시 Doping 되는 현상

                 - Epi Layer의 Resistivity Uniformity 악화

                 - 제어 방법- 산화막, 질화막 Backseal

 

 

 

6.Quality Parameter

 

1) 일반적 특성

-Growing Method-CZ/MCZ/Flating Zone

-Crystal Orientation

-Conductivity Type

 

2) 전기적 특성

-Resistivity: 도판트 종류, 농도로 결정

-RRG (Radial Resistivity Gradient): 비저항 편차

-MCLT (Minority Carrier Lifetime): Minority Carrier의 기저-> 여기-> 기저 변화 시간

                                                                    금속 불순물 오염 정도 판단

 

3) 구조적 특성

-Dislocation Etch Pit Density (=EPD(Etch Pit Density): Etching 시 Pit 형태로 나타나는 전위 밀도

-FPD (Flow Pattern Defect): Flow Pattern을 형성하는 Void에 의한 결함

-OISF (Oxidation Induced Stacking Faults): Growing 중 Thermal history변화(Ring pattern), Process에 의해 발생

-BMD (Bulk Micro Defect), DZ (Denuded Zone Depth)

 

4) 기계적 특성

-Diameter

-Primary Flat Length & Orientation

-THK (Thickness)

-TTV (Total Thickness Variation)= Max THK-Min THK

-TIR (Total Indicator Reading): Reference plane부터 최대 peak과 valley 사이 거리

-BOW: 휜 정도

-Warpage: 뒤틀어진 정도

 

5) 시각적 특성

-Crack, Chip, Indents(연속적 chip)

-Mound, Pit, Haze, Dimple, Orange Peel, Scratch, Saw Marks, Crow’s Feet, Stain