Semiconductor/공정 (23) 썸네일형 리스트형 [반도체 공정]반도체 8대 공정 1. 반도체 8대 공정 1) 웨이퍼 제조 : 디스플레이 및 반도체 회로를 만드는 기판인 웨이퍼를 제조하는 공정 -> Go 2) 산화공정(Oxidation) : 실리콘 웨이퍼 표면을 보호하는 산화막을 씌우는 공정 -> Go 3) 포토공정(Photolithography) : 웨이퍼에 반도체 회로 패턴을 전사해 형성하는 공정 -> Go 4) 식각공정(Etching) : 회로패턴 외의 부분을 깎아내는 공정 -> Go 5) 박막,확산& 이온주입공정(Thin film(Deposition),Diffusion&Implantation) : 전기적 특성을 위한 금속& 회로간 분리와 보호를 위한 절연체 박막을 형성하는 공정 -> Go , 부도체인 실리콘 웨이퍼가 전기적 특성을 갖도록 이온 불순물을 주입하는 공정 -> Go .. [반도체 공정] 식각공정(Etching)-3 6. RIE(Reactive Ion Etching) 공정 1) 공정 CCP(Capacitively Coupled Plasma type) ICP(Inductively Coupled Plasma type) 평행 평판 구조 그라운드 전극 위에 wafer 위치 두 전극간에 인가된 전계에 의한 방전 코일에 전류를 흘려 자기장 인가, 플라즈마 형성 CCP type bias 따로 인가됨 장: 이온 에너지를 충분히 높일 수 있음 작동 간단, 대면적 가능 단: Plasma density와 Sheath 전압 따로 control 불가 -> 복잡한 구조 etch에 한계 장: Plasma density와 Sheath 전압 따로 control 가능 -> 선택비↑ 이용: Dielectric - 단단한 물질-> 높은 이온 에너지 필.. [반도체 공정] 식각공정(Etching)-2 4. Plasma : 제4 상태의 전기적 성질 가지는 준중성 상태 기체 전자, 이온, 중성 원자, Radical 집합체 - (+), (-) 하전 입자 합=0 -> 전기적 중성 - 집단행동(collective behavior) - 외부 간섭에 의해 고립 특성(sheath) 1) Plasma 생성 - DPP(Discharge Produced Plasma): 특정 물질 환경속 전극 간 대전류 펄스를 흘려 발생 LPP(Laser Produced Plasma): 특정물질에 강한 레이저 광을 집광해 발생 - 전자: Plasma 발생에 가장 중요 인자 - Electron Temp [eV] : 두 전극 양단에 1V를 가했을 때 전자가 가속, Anode 끝단에서 전자의 최대 에너지 분포 평균치 - 평형 상태: 발생되는 .. [반도체 공정] 식각공정(Etching)-1 1. 식각 공정(Etching) - 이용: STI Etch, Polysilicon Etch, Contact Etch, Via Etch... 1) 주요 영향인자 - Etchant chemical: Selectivity(선택비), 반응물의 boiling point - Plasma power, Ion Energy, Plasma density - Wafer temp 2) 용어 - Etch Rate= x/t 영향: RF power, gas flow rate, pressure, 온도, pattern density 등 각 변수 의존성 단적 표현 어려움-> 실험적 검증 필요 - Etch Selectivity= A Etch rate / B Etch rate - Etch Bias= FICD – DICD (Change of.. [반도체 공정] 산화공정(Oxidation) 1. 산화공정(Oxidation) 1) SiO2 - Amorphous - 연속적인 random network tetrahedral 구조 - 높은 녹는점 - 절연 상수 3.8-3.9 - 에너지 밴드갭 8 - 굴절률 1.46 - Si와의 우수한 식각 선택비 - 밀도 ox< 밀도 si - 이온주입/확산 마스크, 식각 마스크, Isolation에 이용 2. Thermal Oxidation : 고온에서 O2 또는 H2O에 노출하여 oxide를 형성하는 공정 Si 46% 소비 1) 이용 - 얇은 표면 보호막: liner 산화막- 트렌치 측벽 및 바닥 결함 제거, CVD산화막의 불순물이 기판 전이 방지 패드 산화막- 층간 스트레스 완화 희생 산화막- 이온주입에 의한 실리콘 표면 손상 및 채널링 문제 방지 - 게이트 .. [반도체 공정] CMP 공정 1. CMP(Chemical Mechanical Planarization) : 화학. 물리적 작용을 이용해 단차를 완화 or 불필요한 박막 제거하는 연마 공정 이용- STI, W Plug, ILD 산화물, Damascene.. 1) 필요성 : 반도체의 고집적. 고성능화 따라 완벽한 평탄화 요구됨 -하부층 단차-> 상부 단차-> 저항, metal open 야기 -Metal 단차-> PR두께 단차, 난반사-> PR 패턴 불량 2) 공정 - Polishing Rate, Planarity, Uniformity, 선택비(Dishing&Erosion) 중요 단차따라 Head에 의해 가해지는 압력 변화-> 연마 rate 변화 - RR(Removal Rate): RPM & Pressure 에 비례 - 패드(Pad): .. [반도체 공정] 배선공정(Metallization)-2. 실리사이드(Silicide) 4. 실리사이드(Silicide) : 단결정 Si과 metal의 compound Poly-Si위에 형성시킨 silicide를 polycide라고 부르기도 함 소자의 소스/드레인 영역, 게이트 배선의 저항을 낮추기 위한 공정 - Shallow Junction이 Source Drain 저항을 증가, Contact Area 감소가 Contact 저항을 증가 , 좁은 Gate Width가 Poly Si Electrode 저항을 증가시키기 때문에 낮은 저항의 Silicide가 중요 - Semi-Metal 간shottky contact 해결 고온 잘 견뎌 국소 배선에 적용 낮은 비저항, 열 안정성이 필요 1) 살리사이드(Salicide,Self Aligned Silicide) : Metal이 Si과만 반응하는 것을.. [반도체 공정] 배선공정(Metallization)-1 배선공정(Metallization) : 금속 배선을 만드는 공정, TSV 형성이 포함됨 Via, Plug, Interconnection - 국소 배선: 피치가 좁고 근거리 간 배선 , 저항 높음, Termal budget으로 인해 높은 녹는점 필요 광역 배선: 피치가 넓고 먼 거리 간 배선, 저항 낮음 1. 금속 박막 특성 - 낮은 저항 Resistance(R)= ρ * L/A = Rs x N *Rs= Sheet Resistance, N=L/W Sheet Resistance- 회로 설계자가 공정과 관계없이 레이아웃의 N만 정의하면 R을 정의해줄수 있어 편리 Capacitance(C)=ε* L/S RC delay - 회로지연시간= R*C 배선 단면적(A) 감소-> 저항 증가 배선간 간격(S) 감소- 기생 .. 이전 1 2 3 다음 목록 더보기
